SOLUTIONソリューション

前工程 後工程

?最終研磨後のウェーハを自動搬送したい

自動化技術

最終研磨後のウェーハは、スラリーやリンス液が付着した状態で研磨装置から排出されます。このウェーハを自動搬送するには、ウェーハを濡れた状態で搬送する特殊なAGVを使用するのが一般的ですが、搬送に時間がかかりウェーハの状態が悪化しやすい事が問題となっていました。
当社では、最終研磨装置と枚葉式洗浄装置を接続することを提案。研磨が終了したウェーハをすぐに洗浄・乾燥することでOHTによる自動搬送に対応し、生産性向上に貢献致します。GEM、GEM300規格にも対応しています。

↑ ページの先頭に戻る

?ウェーハ面内のエッチング形状を制御したい

窒化膜ウェットエッチング技術

窒化膜のウェットエッチング工程では、窒化膜厚ばらつき等に対応するためにエッチング形状の制御が求められる場合があります。しかし従来のバッチ式ウェットエッチング装置では、均一性を制御することは難しいという課題がありました。
当社では、ウェーハ近接ヒーターを搭載した枚葉式の高温ウェットエッチング装置を開発。ウェーハ近接ヒーターの設定によりエッチング形状を制御することに成功しました。
半導体デバイスの性能向上と、歩留まりに貢献致します。

↑ ページの先頭に戻る

?下地ロスを少なくしたい

窒化膜ウェットエッチング技術

従来の枚葉式の窒化膜ウェットエッチング装置ではリン酸中のSi濃度を制御できないため選択比が制御できず、下地ロスが課題でした。
当社では、新たにリン酸中のSi濃度の制御機能とリン酸のリサイクル機能を開発。これにより選択比を制御可能で下地ロスを最小限にすることが可能です。

↑ ページの先頭に戻る

?保護材料付きウェーハのアッシングをしたい

低温アッシング技術

薄化したウェーハをパターニングする工程では、保護材や支持材料が付いたままのウェーハを処理する要望が有ります。
当社では、高密度プラズマ源と静電チャックを併用し、低圧・低温下でのレジストアッシングを可能としました。
近年はこの特長を活かし、支持基盤や保護材料付きの薄ウェーハ上のHDISにおいて多くの実績があり、生産性の向上に貢献しています。

↑ ページの先頭に戻る

?均一にエッチングしたい

フォトマスクエッチング技術

半導体用のフォトマスクのエッチング工程では、幅の異なる配線や、密度の異なる配線パターンを均一にエッチングすることが求められます。
当社では、新たに大流量、大排気量のエッチングチャンバーを開発し上市致しました。エッチングガスを大流量で供給し、かつ低圧でエッチングすることで、エッチング性能が向上致しました。またチャンバー構造や材質の見直しにより、パーティクル性能も向上しより微細な配線パターンに対応致しました。

↑ ページの先頭に戻る

?パターンダメージを無くしたい

フォトマスク洗浄技術

半導体用のフォトマスクは、露光原版として無欠陥が求められます。そのため、フォトマスク製造工程では異物が無くなるまで繰り返し洗浄を行いますが、洗浄により配線パターンがエッチングされる事が課題です。強い洗浄方法程パターンダメージが大きいため、異物のみに洗浄力が作用するような選択性が求められていました。
当社では、新たに凍結洗浄技術を開発。水が凍結する際の体積膨張と氷の浮力を利用した洗浄技術により、異物にのみ作用する選択性が実現できました。また水で洗浄しますのでパターンのエッチングもありません。
フォトマスクの歩留まり向上に貢献致します。

↑ ページの先頭に戻る

?ウェーハの表面粗さを悪化させずに洗浄したい

洗浄技術

半導体ウェーハの製造工程において、最終研磨後のウェーハが最も表面粗さが良い状態と言われております。従来のSC-1洗浄(APM洗浄)ではウェーハ表面をエッチングして洗浄するため表面粗さが悪化しやすい事が知られていました。
当社では、ブラシ、オゾン水、希フッ酸による、エッチング量を抑えた洗浄プロセスを提案。表面粗さと洗浄性能を両立致しました。

↑ ページの先頭に戻る

?薄いICチップでも安定した生産を実現したい

ICチップピックアップ技術

メモリーチップなどではチップの薄化が進み、ウェーハからチップをピックアップする際、チップにダメージを与えてしまうことがあります。これにより不良率の増加や生産性低下を引き起こすことになります。当社のチップボンダは、独自に開発した薄チップに適したチップピックアップ方式により、薄いチップでもチップへのダメージを軽減させることができます。

↑ ページの先頭に戻る

?ICチップ搭載の精度と生産性を両立したい

高精度ICチップ搭載技術

半導体デバイスの高集積化ニーズを背景に、後工程ではチップレット化技術に注目が集まっています。異種チップを最適に組み合わせるSiP(System in Package)の実現が求められています。高い集積度でチップを組み合わせるためには、高精度で安定的にチップを搭載するためのチップボンダの存在が重要になります。一般的に高速で動作するチップボンダでは、各部の温度変化による熱膨張の影響などを受け、安定的に高い繰り返し精度を維持することは容易ではありません。これは大型基板を用いるFO-PLPプロセスではさらに難しくなります。当社のチップボンダは、生産稼働中に自動で加工点の姿勢変形を検出し自動補正する機能を備えています。これにより常に安定したチップ搭載精度と高い生産能力の両立が可能になります。

↑ ページの先頭に戻る

PAGETOP